|
1．掌握：三级存储体系（功能、存储器、存取方式、性能要求），熟练掌握主存储器容量扩展方法（即主存储器设计）。
1）三级存储体系
常见的三级存储体系(从CPU往外)是：Cache、主存、外存。
主存储器用来存放需CPU运行的程序和数据。用半导体RAM构成，常包含少部分ROM。可由CPU直接编程访问，采取随机存取方式，即：可按某个随机地址直接访问任一单元(不需顺序寻找)，存取时间与地址无关。存储容量较大，常用字节数表示，有时也用单元数×位数表示。速度较快，以存取周期表示。
Cache位于CPU与主存之间(有些Cache集在CPU芯片之中)，用来存放当前运行的程序和数据，它的内容是主存某些局部区域(页)的复制品。它用快速的半导体RAM构成，采取随机存取方式。存储容量较小而速度最快。
外存储器用来存放暂不运行但需联机存放的程序和数据。用磁盘、光盘、磁带等构成，磁盘用于需频繁访问场合，光盘目前多用于提供系统软件，而磁带多用于较大系统的备份。CPU不能直接编址访问外存，而是将它当作外围设备调用。磁带采取顺序存取方式。磁盘与光盘采取直接存取(半顺序)方式，先直接定位到某个局部区域，再在其中顺序存取。外存容量可以很大，以字节数表示。由于外存的存取时间与数据所在位置有关，所以不能用统一的存取周期指标来表示。例如磁盘的速度指标可按其工作过程分成三个阶段描述：①平均寻道时间②平均旋转延迟(等待)时间③数据传输率。
2）存储器设计
CPU加上主存，习惯上称为主机。在构建某个计算机应用系统中，常需自行设计半导体存储器，即用若干存储芯片构造一定容量的存储器。所以这是必须熟练掌握的核心内容。
设计题：用1K×4/片的存储芯片构成一个4KB存储器，地址总线A15～A0(低)，数据总线D7～D0(低)，R/W控制读写。请画出芯片级逻辑框图，注明各信号线，写出片选逻辑式。
教材已经完整地讲解了设计方法与设计过程，本文在这里仅强调一些需要注意的地方。若本题的题分为10分，则评分标准往往是：芯片数量及其组合1分；芯片地址是哪几位，3分；片选逻辑，4分；数据线1分；读写控制1分。在完成设计并画出逻辑图后，应当从上述几方面检查一下。存储器逻辑的核心是寻址逻辑，因此芯片地址、片选逻辑的地址线如何确定是问题的关键。这两项在评分标准中占有主要份量。为此需要掌握存储容量与相应地址位数之间的对应关系：1K容量需要10位地址，2K容量需要11位地址……。本题的地址分配关系如下：
不用片选芯片地址 A15 A14 A13 A12
片选地址 A11 A10
芯片地址 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0
片选逻辑式：CS0＝A11 A10 CS1＝A11 A10
CS2＝A11 A10 CS3＝A11 A10
2．理解：静态、动态RAM的存储原理、特点、动态刷新，主存与CPU之间的连接。
1）静态RAM
静态RAM依靠双稳态电路(内部交叉反馈)存储信息，即一个双稳态电路单元存放一位二进制信息，一种稳态为0，另一种稳态为1。只要电源正常就能长期保存信息，不需动态刷新，所以称为静态存储器。一旦断电则信息将会丢失，属于易失性(挥发性)存储器。与动态RAM相比，静态RAM的速度更快，功耗较大，集成度较低，常用于容量较小的存储器中。
改错题：静态RAM的“静态”二字含意是：在工作中它的内容静止不变。
2）动态RAM
动态RAM依靠电容暂存电荷来存储信息，电容充电至高电平为1，放电至低电平为0。由于暂存电荷会逐渐泄漏，需要定期补充电荷来维持为1的存储内容，这种方法称为动态刷新。由于需要动态刷新，所以称为动态存储器。在电源正常并采取动态刷新的条件下，可以长期保存信息。一旦断电则信息丢失，也属于易失性存储器。与静态RAM相比，动态RAM功耗较小，集成度较高，但速度稍慢一些。常用来构成容量较大的存储器。
3）动态刷新
在动态存储器中，定期对原存信息为1的电容补充电荷，称为动态刷新。动态刷新的方法是：存储器中各存储芯片同时按行地读出重写。全部刷新一遍所允许的最大时间间隔称为最大刷新周期，一般为2ms。动态刷新的安排方式有三种：集中刷新、分散刷新、异步刷新，目前广泛采用后一种，或是利用DMA方式实现，或是设置专门的刷新逻辑，或是将刷新逻辑集成在存储芯片内部。
3．了解：高速缓存和虚拟存储的基本思想。 | 
相关文章